戈登?摩爾剛剛?cè)ナ?，業(yè)界關(guān)于摩爾定律未來如何演進(jìn)的分析再次多了起來。當(dāng)前主流觀點(diǎn)集中在“延續(xù)摩爾More Moore”、“超越摩爾More than Moore”與擴(kuò)充摩爾（Beyond Moore)  三個(gè)分支路徑之上，即通過芯片的架構(gòu)創(chuàng)新、異構(gòu)集成或者新材料的引用，實(shí)現(xiàn)更高的芯片性能與更低的成本。

然而，值得注意的是，性能與成本并非集成電路技術(shù)發(fā)展的全部，功耗的降低同樣極其重要。實(shí)際上，數(shù)十年以來指導(dǎo)芯片工藝技術(shù)演進(jìn)的，除摩爾定律之外，還有一條“登納德縮放比例定律”(Dennard Scaling)，由IBM托馬斯?沃森研究中心科學(xué)家羅伯特?登納德于1974年提出。該定律指出，每平方毫米硅的功耗幾乎是恒定的，隨著晶體管密度的增加，每個(gè)晶體管的功耗會(huì)下降。根據(jù)登納德縮放比例定律，隨著芯片尺寸的縮小，所需的電壓和電流會(huì)下降，芯片產(chǎn)生的功耗也會(huì)降低。

不過，登納德定律從2007年就開始顯著放緩，到2012年左右已接近失效。因?yàn)殡S著工藝線寬越來越接近物理極限，高制程的芯片，意味著晶體管中關(guān)鍵部件柵極的長度越來越小，越小的晶體管會(huì)使得晶體管漏電現(xiàn)象越嚴(yán)重，使得芯片在往更小工藝制作時(shí)，功耗不減反增，同時(shí)帶來嚴(yán)重的散熱問題。

摩爾定律減速疊加登納德定律失效，使得芯片制程提升給芯片性能、節(jié)能帶來的收益持續(xù)降低。芯片能耗的提高又給進(jìn)入數(shù)字時(shí)代的人們巨大挑戰(zhàn)。比如人們?nèi)粘９ぷ髦薪?jīng)常用的個(gè)人電腦，處理器已經(jīng)占到電腦整機(jī)耗能的30%以上。手機(jī)作為芯片使用大戶，歷來對(duì)先進(jìn)工藝的需求都走在行業(yè)前沿，但隨著芯片功耗的代際收益逐漸減少，未來想通過工藝提升實(shí)現(xiàn)功耗大幅下降已經(jīng)非常困難。

另一個(gè)令人警醒的案例來自于數(shù)據(jù)中心。據(jù)報(bào)道，在愛爾蘭，70座數(shù)據(jù)中心就消耗了該國14%的能源，可見處理器運(yùn)算當(dāng)中能源消耗量巨大。人們目前正在建設(shè)位于海底，使用海水冷卻的數(shù)據(jù)中心。隨著ChatGPT熱潮的持續(xù)，未來AI運(yùn)行的算力需求將更加強(qiáng)烈，也將產(chǎn)生更加巨大的能源消耗，以至有學(xué)者預(yù)測2030年AI會(huì)消耗全球生產(chǎn)電力的30%～50%，用于計(jì)算和冷卻。

正因如此，降低處理器運(yùn)行中的能耗成為集成電路行業(yè)的主攻方向之一。多年之前，記者采訪美國加州大學(xué)伯克利分校教授、FinFET技術(shù)發(fā)明人胡正明時(shí)，其便預(yù)測：“集成電路的發(fā)展路徑并不一定非要把線寬越做越小，現(xiàn)在存儲(chǔ)器已經(jīng)朝三維方向發(fā)展了。當(dāng)然我們希望把它做得更小，可是我們也可以采取其他方法推進(jìn)集成電路技術(shù)的發(fā)展，比如減少芯片的能耗。這個(gè)方向芯片還有超過1000倍的能耗可以降低?！睂W(xué)術(shù)界很早已經(jīng)預(yù)見到了問題所在，也有越來越多的公司與機(jī)構(gòu)著手研究芯片節(jié)能的問題。

可是在失去工藝微縮降耗這一利器之后，人們?cè)撊绾螌?shí)現(xiàn)芯片的降耗節(jié)能呢？記者采訪了多位專家，總結(jié)起來就是需要“摳細(xì)節(jié)”了——從架構(gòu)、芯片設(shè)計(jì)、軟件、功能硬件、電源管理等不同層面開展工作。這是一個(gè)系統(tǒng)性的工作。

英特爾研究院副總裁、英特爾中國研究院院長宋繼強(qiáng)表示：“首先，我們得有一個(gè)能夠監(jiān)測處理器各項(xiàng)運(yùn)行指標(biāo)的方案。對(duì)處理器設(shè)計(jì)來講，是要增加更多可以遙測的測試點(diǎn)，通過系統(tǒng)工具更清楚地查看處理器的工作狀況，比如哪些運(yùn)行比較飽滿，哪些是在空轉(zhuǎn)，數(shù)據(jù)阻塞多發(fā)生在什么地方。要做到對(duì)處理器的運(yùn)行心中有數(shù)?！薄霸谔幚砥髟O(shè)計(jì)的時(shí)候，可以更好的做好多核的協(xié)同，核與核之間的調(diào)度，包括多核之間做內(nèi)存、緩存同步時(shí)，也有許多降低能耗的空間。因?yàn)槌擞?jì)算之外，芯片很大部分能耗是發(fā)生在數(shù)據(jù)間的相互交換之上。如果CPU和GPU之間能夠用一個(gè)比較好的協(xié)議通道去溝通，能夠降低許多能耗。

除此之外，在單芯片之上的平臺(tái)間多芯片協(xié)同，系統(tǒng)層的節(jié)能設(shè)計(jì)，都有大量可資挖掘的要素。ADI中國區(qū)銷售副總裁趙傳禹就指出，通過創(chuàng)新的電源管理技術(shù)，相比傳統(tǒng)方式，可以幫客戶實(shí)現(xiàn)更好的節(jié)能方案。再比如人們正在開發(fā)類腦計(jì)算技術(shù)，通過設(shè)備仿照生物大腦的方式來傳遞及處理信息，可以實(shí)現(xiàn)超低能量的消耗。

胡正明曾經(jīng)指出：“線寬的微縮總有一個(gè)極限，到了某種程度，就沒有經(jīng)濟(jì)效應(yīng)驅(qū)動(dòng)人們把這條路徑繼續(xù)走下去。但是我們并不一定非要一條路走到黑，我們也可以轉(zhuǎn)換一個(gè)思路，同樣可能實(shí)現(xiàn)我們想要達(dá)到的目的?！蹦柖傻难葸M(jìn)正是如此，工藝線寬并非人們的終極追求，轉(zhuǎn)換一個(gè)思路同樣也可推進(jìn)集成電路技術(shù)的發(fā)展。